

基于片上肖特基二极管的高功率三倍频器设计

毋自贤¹, 郭诚^{1*}, 温潇竹¹, 宋旭波², 梁士雄², 顾国栋², 张立森², 吕元杰²,
张安学¹, 冯志红²

(1. 西安交通大学信息与通信工程学院, 陕西西安 710049;

2. 中国电子科技集团第十三研究所, 河北石家庄 050051)

摘要:提出了一种基于片上集成电容工艺和带阻滤波结构的高功率三倍频器设计方法。在倍频器输入端,首先对倍频器二极管的直流偏置馈电部分进行改进,在梁式引线结构基础上结合二氧化硅(SiO₂)工艺实现了片上集成电容,同时解决了三倍频器的直流馈电和射频接地问题,实现电路功能集成的同时也提高了模型仿真精度。此外,在二极管的输入端采用带阻滤波器结构替代传统的低通滤波结构,在保证倍频器性能的同时进一步简化倍频器结构复杂度和尺寸。为进行验证,设计并加工测试了两款中心频率分别为110 GHz和220 GHz的双路功率合成三倍频器。实际测试结果表明,在输入功率500 mW条件下,110 GHz三倍频器的输出峰值功率达到了140 mW,峰值效率接近30%,带宽超过15 GHz;在输入功率300 mW条件下,220 GHz三倍频器的输出峰值功率达到了45 mW,峰值效率达到15%,带宽为15 GHz。两款倍频的测试结果均有优秀表现,验证了设计方法的有效性。

关键词:倍频器;片上集成电容;带阻滤波器;波导匹配网络

中图分类号: TN31; TN77

文献标识码: A

Design of high power tripler based on on-chip schottky diodes

WU Zi-Xian¹, GUO Cheng^{1*}, WEN Xiao-Zhu¹, SONG Xu-Bo², LIANG Shi-Xiong², GU Guo-Dong²,
ZHANG Li-Sen², LYU Yuan-Jie², ZHANG An-Xue¹, FENG Zhi-Hong²

(1. School of Electronic Science and Engineering, Xi'an Jiaotong University, Xi'an 710049, China;

2. Hebei Semiconductor Cooperation, China Electronics Technology Group Corporation, Shijiazhuang 050051, China)

Abstract: This paper presents a design method of high-power triple frequency multiplier based on on-chip integrated capacitor technology and band-stop filter structure. The DC bias circuits of the tripler was improved by using the on-chip integrated capacitor based on beam lead structure so that the DC feed and RF ground were achieved simultaneously. Also, a more compact structure of the tripler was built and the model accuracy was improved. Then, the bandstop filter was used to replace the traditional stepped impedance lowpass filter to suppress the third harmonic. Hence, the structure of the tripler is further simplified while the performance is improved. A 110 GHz tripler and a 220 GHz tripler were fabricated and measured, respectively. The results show that when the input power is 500 mW, the maximum output power of 110 GHz tripler reaches 140 mW with 30 % peak efficiency. When the input power is 300 mW, the peak efficiency of 220 GHz tripler reaches 15 % and the maximum output power is 45 mW. Performance of two triplers validates the design method.

Key words: tripler, on-chip integrated capacitors, bandstop filter, waveguide matching network

引言

太赫兹(Terahertz)技术具有频带宽、分辨率高、

定向性好等优点,已经被广泛应用在成像^[1-2]、高速通信^[3-4]、天文探测^[5]和气象卫星^[6]等多个领域,具有

收稿日期:2021-01-12,修回日期:2021-07-12

Received date:2021-01-12, Revised date:2021-07-12

基金项目:陕西省自然科学基金(2020JQ-076);中国博士后科学基金(2019M663715)

Foundation items: Supported by NSFC of Shaanxi Province (2020JQ-076); China Postdoctoral Science Foundation (2019M663715)

作者简介(Biography): 毋自贤(1994—),男,河南洛阳人,博士研究生,主要研究领域为基于三维金属微加工技术的微波无源器件设计和太赫兹变频器件设计,Email: wuzixianabc@sina.cn

*通讯作者(Corresponding author): E-mail: guocheng@xjtu.edu.cn

极高的商业和科研价值。在实际应用中,如何实现高功率的太赫兹源一直是人们的重点研究对象。目前,产生太赫兹源的方法有多种,如光混频(Photo mixing)、红外泵浦气体激光(IR-Pumped Gas Lasers)、量子级联激光器(Quantum Cascade Laser)以及肖特基(Schottky)或异质结势垒可变电抗二极管(HBV)等^[5]。其中,利用肖特基二极管制作的倍频器功率源因为相对低的成本,较小的体积以及可以在室温工作等突出优点得到了广泛的使用。

为了提高二极管倍频器的输出功率,研究人员提出了多种方法,它们可以大致分为三类。首先,可以通过更换制作二极管使用的工艺与材料,使二极管可以承受更高的输入功率,进而提高倍频器的输出功率。具体的,可以通过使用禁带宽度更大的材料如氮化镓(GaN)作为二极管的肖特基结^[7-9],或采用散热性能更好的介质,如化学蒸镀的金刚石^[10-11]作为电路基板,或者增加辅助散热结构如散热孔^[12]来增加二极管芯片的输入功率承受能力。其次,可以通过电路优化的方法,对芯片中每个二极管进行单独的电热分析以获得更精确的仿真结果,提高每一个二极管的功率转换效率^[13-14],进而增加整个倍频器的输出功率。最后,也可以通过功率合成的方式实现较高的功率输出。例如,利用功分器将输入端的功率分成多路,分别馈送到每路的倍频电路上,之后再通过合路器实现大功率输出^[15-16];或者利用片上功率合成技术(On-chip Power Combining)^[17-18],直接在输出端实现多倍频器芯片的功率合成。

可以发现,以上关于倍频器的优化或改进多是以二极管为核心目标进行的,然而,在实际的倍频器设计中,除了二极管以外,还有其它众多辅助电路也会影响倍频器的工作效率和输出功率。例如,基于肖特基二极管设计的倍频器的最大功率转化效率实际上会受到二极管工作状态的限制^[19-20],因此,为了实现高功率输出,常需要在肖特基二极管两端添加直流偏置电压以保证其工作在变容管模式。同时,为了保证射频信号接地和避免倍频器信号功率从直流偏置电路一侧发生泄露,需要在倍频器直流偏置电路旁添加贴片电容实现高频信号的隔离^[18,21-22]。然而,受到贴装精度等条件的限制,贴片电容实际的贴装效果往往并不理想,和仿真之间存在误差,这不仅增加了仿真难度,也容易导致倍频器在实际测试中性能恶化,输出功率降低。

此外,在倍频器的设计中,为了防止二极管产生的倍频信号从输入端泄露,经常需要在二极管前端增加频率选择电路以抑制输出的高频信号回流。一般的设计中,常采用基于高低阻抗线的低通滤波器电路实现这一功能^[23-24]。为了保证较好的抑制效果,低通滤波器的阶数选择通常不能太低,然而,较高的阶数会造成整体电路尺寸的增加,不仅使倍频器结构更复杂,也会引入更多的传输损耗,影响倍频器的输出功率^[25]。同时,为实现较好的低通选择性,往往要求高低阻抗线的阻抗比值尽可能的大,但是在实际设计中,倍频器芯片的基板宽度受到工作频率的限制,基板上能够实现的阻抗比值往往是有限的,这同样会制约低通滤波电路的性能,进而限制倍频器的整体性能。

为改善上述问题,以两款高功率三倍频器的设计为例,给出了一种改进的倍频器电路设计方法。通过采用新工艺制作的片上集成电容代替贴片电容用于信号隔离,可以避免后期电容装配与焊接引入的误差。同时,片上集成电容既也可以用于芯片固定,也可以为二极管提供等效的射频地,功能的集成有效减小了倍频器的尺寸,改善倍频器的性能。通过利用带阻滤波结构代替阶梯阻抗低通滤波器实现倍频信号在输入端的隔离,可以在保持阻带抑制效果的同时简化电路复杂度,有效减小电路尺寸并有效降低TMIC芯片的深宽比,这不仅可以提高倍频器的功率转化效率,也可以降低装配难度。最终,两款倍频器的实际测试结果均表现优秀,验证了工艺与设计方法的有效性。

1 倍频器设计方案

1.1 倍频器的镜像对称结构

两款基于砷化镓工艺的倍频器的工作通带分别是100~115 GHz和207~225 GHz,图1(a)是倍频器的结构示意图。基频信号 f_1 从下方的波导馈入,首先通过输入端的波导带通滤波器实现杂波抑制与阻抗匹配,再通过波导转微带过渡结构将功率耦合到左右两侧电路上,最后经过带阻滤波器激励二极管对。由于二极管对采用平衡式结构,因此微带线两侧二极管产生的二次谐波幅度相同,相位相反相互抵消,最终只有三次谐波可以通过二极管后方的微带转波导过渡结构耦合到输出端。整个倍频器设计采用镜像对称结构,因此,输入波导的对称面可以被等效为理想电壁,在仿真过程中只需针对其中一侧电路进行设计与优化,有效提高了仿真




图1 110 GHz和220 GHz双路功率合成倍频器原理图与局部模型图:(a) 双路三倍频器原理图;(b) 110 GHz倍频器三维模型图;(c) 220 GHz倍频器三维模型图

Fig. 1 Schematic and 3-D model of the 110 and 220 GHz balanced triplers: (a) Schematic of the balanced triplers; (b) 3-D model of 110 GHz tripler; (c) 3-D model of 220 GHz tripler

效率。此外,这种对称结构无需在输入端使用功率分配网络分别给每路馈送功率,可以有效减小输入端功分网络带来的路径损耗和相位不平衡,提高倍频器整体功率转换效率。在输出端,因为倍频器有两个输出通道且两路信号的输出幅度相等,相位一致,因此,可以利用Y型结构将两路功率合二为一,实现输出功率的倍增。

1.2 片上集成电容的设计

在直流偏压供电处,为避免采用贴片电容导致的仿真与实测间的误差,一种新的片上集成电容结构被用来代替传统贴片电容。片上集成电容的三维模型如图2所示,直流端供电的传输线在基板上直接与二极管的阴极连接,提供反向偏置电压。在二极管旁,直流供电传输线与其上方的引线结构共同包夹一片厚度为 $0.4\ \mu\text{m}$ 的二氧化硅薄片,形成片上集成的平行平板电容结构。集成电容的容值可以通过平行平板电容公式进行估算:

$$C = \epsilon_r S / 4\pi k d, \quad (1)$$

式(1)中, S 是电容极板的正对面积; ϵ_r 是介质的相对介电常数,在这里是二氧化硅的相对介电常数,等于4; k 是静电力常量; d 是极板间的距离,即二氧化硅薄片的厚度,为 $4 \times 10^{-4}\ \text{mm}$ 。可以看到,电容的平板正对面积 S 越大,集成电容的容值越大,在射频处的电抗值越小。以110 GHz倍频器电路中的集成电容为例,它的平板面积 S 为 $1.75 \times 10^{-2}\ \text{mm}^2$,代入公式可知电容的容值等于 $1.55\ \text{pF}$,在频率110 GHz处电抗只有 $9.33 \times 10^{-4}\ \Omega$ 。同理,220 GHz倍频器上的平行平板电容面积为 $4.4 \times 10^{-3}\ \text{mm}^2$,电容的容值约等于 $0.39\ \text{pF}$,在频率220 GHz处电抗只有 $1.85 \times 10^{-3}\ \Omega$,两者电抗在三倍频频率下都可以忽略不计,视作短路。若以电容的等效电抗在 $0.1\ \Omega$ 以下时近似为短路,则频率分别达到1.027 GHz和4.08 GHz时,电路即可满足近似条件。

图3(a)是图2中片上电容与周围电路的等效电




图2 片上集成电容三维模型图:(a) 片上集成电容及周围电路俯视图;(b) 片上集成电容侧视图放大图

Fig. 2 3-D model of integrated on-chip capacitance: (a) Top view of integrated on-chip capacitor and surrounding circuits; (b) Enlarged side view of integrated on-chip capacitor




图3 片上集成电容、二极管、馈线及直流偏置电路的等效电路图:(a) 片上电容及周围电路等效电路图;(b) 直流偏置条件下等效电路图;(c) 输入基频信号条件下等效电路图

Fig. 3 3-D model of integrated on-chip capacitance: (a) Top view of integrated on-chip capacitor and surrounding circuits; (b) Enlarged side view of integrated on-chip capacitor

路图,其中图2里左侧的输入端传输线可以视作基频信号功率源。只考虑反向直流偏压的情况时,等效电路见图3(b),集成电容处可以等效为开路,DC反向偏压直接加载到紧邻的二极管阴极上,依次通过其余串联的二极管,最后通过下方的梁式引线接地形成回路,使所有二极管工作在变容区间。在射频馈电情况时,等效电路见图3(c),此时二极管可以视作负载,基频信号通过中间的金属桥馈送给上下两侧二极管。其中,金属桥下侧的二极管直接通过梁式引线接波导外壳形成回路。上侧的二极管经过串联的集成电容后,同样与波导外壳连接。由于片上电容在射频条件下可以视为短路,因此,上侧的二极管也等效的直接与波导外壳提供的射频地连接。此时,上下两侧的二极管形成平衡结构,向后侧电路输出产生三倍频信号。通过上述分析可以得知,倍频器的直流电路和射频电路可以通过片上集成电容结构相互分离,互不干扰,不再需要额外的贴片电容或低通滤波电路。

此外,由于片上集成电容通过半导体工艺实现并直接集成在芯片的介质基板上,因此可以避免后期电容装配与焊接引入的误差,在仿真时也可以直接将电容包含在二极管模型内一并考虑,有效提高倍频器模型的仿真精度,改善倍频器的输出功率转换效率。同时,片上电容还可以代替传统的梁式引线结构,实现芯片位置的固定与支撑,通过将多个电路的功能集成在一起,倍频器的设计尺寸也被有效减小。

1.3 带阻滤波器的设计

在二极管对前端,选择带阻滤波器代替常用的阶梯阻抗低通滤波电路对倍频信号进行抑制,其结构如图4所示。带阻滤波器采用终端开路枝节实

现,通过弯折可以进一步减小占用的空间。对于两侧的开路枝节而言,在倍频器输出频率($3f_1$)附近,开路枝节的等效电长度正好为四分之一波长,因此,从中间的微带传输线向两侧开路枝节看去,枝节的输入阻抗为零,等效接地引入一个传输零点,对输出信号功率起到较好的抑制效果。110 GHz倍频器带阻滤波器的结构和S参数仿真如图5(a)所示,作为对比,具有近似抑制水平的阶梯阻抗低通电路及其响应也被绘制出来。可以看到,带阻滤波器在100~115 GHz频率范围内可以实现最高37 dB的抑制效果,然而电路的尺寸只有阶梯阻抗低通电路的三分之一不到。同理,220 GHz倍频器带阻滤波器的结构及S参数如图5(b)所示,带阻滤波器在207~225 GHz频率范围内可以实现最高34 dB的抑制效果,然而电路的尺寸只有阶梯阻抗低通电路的约四分之一。采用带阻滤波器作为倍频器输入端的隔离电路,不仅电路占用的尺寸更小,且结构更简单,可以有效地提高倍频器的功率转化效率。




图4 带阻滤波器结构示意图

Fig. 4 Configuration of proposed band stop filter in tripler

2 倍频器的加工与测试

2.1 110 GHz三倍频器的加工与测试

倍频器二极管芯片部分的加工制作由中国电子科技集团公司第十三研究所采用砷化镓工艺完




图5 带阻滤波器及阶梯阻抗低通滤波器仿真结果:(a) 110 GHz 倍频器仿真结果;(b) 220 GHz 倍频器仿真结果;

Fig. 5 Simulated results of the band stop filter and stepped impedance LPF: (a) Simulated results for 110 GHz tripler; (b) Simulated results for 220 GHz tripler




图6 110 GHz 三倍频器加工实物图及电路细节:(a) 110 GHz 倍频器整体模块;(b) 两路对称倍频器芯片及周围电路放大图;(c) 二极管细节放大图

Fig. 6 Test module of 110 GHz tripler and details of the circuits: (a) The split-block of 110 GHz tripler; (b) Enlarged view of surrounding circuits and the chip in tripler; (c) Enlarged view of the details on diodes

成,用于测试的 110 GHz 倍频器模块加工实物如图 6 所示,为方便加工,整个模块从平行波导 E 面的长边处分为两部分,电路两侧有若干销钉孔用于定位,以保证组装精度。倍频器测试平台的示意图如图 7 所示。功率源产生的基频信号经过功放放大后由传输线馈送至倍频器的输入端,倍频器输出的倍频信号经过衰减器后馈送至功率计处,由功率计对输出信号的功率进行测量。

测试时,输入信号功率为 500 mW,直流偏置电压为 10 V,得到的倍频器输出功率与效率结果如图 8 中红线所示。倍频电路在 109 GHz 频率处实现了最高 140 mW 的输出和 30% 的峰值效率,同时,倍频器的实际工作频率范围是 100~115 GHz,带宽 15 GHz,整体合成效率超过 90%。图 8 中黑线绘制出了目前已知美国 JPL 实验室同频段三倍频器的最优




图7 110/220 GHz 倍频器测试平台

Fig. 7 Test platform of 110/220 GHz tripler

测试性能^[26],可以看到被测倍频器的整体性能与JPL制作的倍频器性能相近。




图8 110 GHz三倍频器测试结果

Fig. 8 Measured results of 110 GHz tripler

2.2 220 GHz三倍频器的加工与测试

如图9所示,是220 GHz倍频器模块的加工实物,它的测试结果如图10所示。在总输入信号功率为300 mW,直流偏置电压为8V的条件下,整个倍频器的实测带宽约为15 GHz,测试的输出功率在217 GHz处达到最大值45 mW,峰值效率为15%,虽然

不及110 GHz倍频器的效果,但也表现优秀。表1总结了220 GHz倍频器的主要性能指标,并与其他文献中相似频段倍频器的性能进行了对比。可以看到,与其他的倍频器相比,基于片上集成电容和带阻滤波器结构设计的倍频器拥有更高的输出功率和转换效率,验证了设计方案的有效性。

3 结论

本文给出了一种改进的倍频器电路设计方法。为避免人工装配与焊接元件引入的误差导致的倍频器性能恶化,采用半导体工艺集成的片上电容代替传统的贴片电容,同时实现了射频信号的隔离,为二极管提供等效的射频地以及芯片结构固定等功能,有效减小了倍频器的设计尺寸,改善倍频器的综合性能。通过利用带阻滤波结构代替传统低通滤波器对倍频信号在输入端进行隔离,可以在保持阻带抑制的同时简化电路复杂度,进而提高倍频器的功率转化效率。

为了验证方法的有效性,加工并测试了两款工作频带分别为100~115 GHz和207~225 GHz的倍频器。实验结果表明,110 GHz倍频电路在109 GHz频率处实现了最高140 mW的输出和30%的峰值效率;220 GHz倍频电路在217 GHz频率处实现了最高




图9 220 GHz三倍频器加工实物图及电路细节:(a) 220 GHz倍频器整体模块;(b) 两路对称倍频器芯片及周围电路放大图;(c) 单路芯片局部放大图

Fig. 9 Test module of 220 GHz tripler and details of the circuits: (a) The split-block of 220 GHz tripler; (b) Enlarged view of surrounding circuits and the chip in tripler; (c) Enlarged view of single path

表1 不同文献中倍频器主要性能比较

Table 1 Comparison of several types of triplers operating at 220 GHz

文献	倍频系数	频率范围 (GHz)	最大输出 功率(mW)	峰值效率	二极管工艺
[8]	×3	200~220	17.5	1.5%	GaN
[14]-1	×3	200~230	38.2	17.8%	GaAs
[14]-2	×3	205~230	18.4	4.7%	GaN
[22]	×3	211~226	17	7.3%	GaAs
[27]	×3	216~232	6.3	5%	GaAs
本文	×3	210~225	45	15%	GaAs




图 10 220 GHz 三倍频器仿真与测试结果

Fig. 10 Measured and simulated results of 220 GHz tripler

45 mW 的输出和 15 % 的峰值效率,验证了设计方法的有效性。

References

- [1] Cheng B, Cui Z, Lu B, *et al.* 340-GHz 3-D Imaging Radar With 4Tx-16Rx MIMO Array [J]. *IEEE Transactions on Terahertz Science and Technology*, 2018, **8** (5): 509-519.
- [2] Grajal J, Rubio-Cidre G, Badolato A, *et al.* Compact Radar Front-End for an Imaging Radar at 300 GHz [J]. *IEEE Transactions on Terahertz Science and Technology*, 2017, **7** (3): 268-273.
- [3] Song H-J, Nagatsuma T. Present and Future of Terahertz Communications [J]. *IEEE Transactions on Terahertz Science and Technology*, 2011, **1**(1): 256-263.
- [4] Wang C, Lin C, Chen Q, *et al.* A 10-Gbit/s Wireless Communication Link Using 16-QAM Modulation in 140-GHz Band [J]. *IEEE Transactions on Microwave Theory and Techniques*, 2013, **61**(7): 2737-2746.
- [5] Siles J V. Design and Optimization of frequency multipliers and mixers at millimeter and submillimeter-wave bands [D]. Madrid: University polytechnic of Madrid, 2008.
- [6] Cooper K B, Rodriguez Monje R, Millan L, *et al.* Atmospheric Humidity Sounding Using Differential Absorption Radar Near 183 GHz [J]. *IEEE Geoscience and Remote Sensing Letters*, 2018, **15**(2): 163-167.
- [7] Cooper K B, Rodriguez Monje R, Millan L, *et al.* Atmospheric Humidity Sounding Using Differential Absorption Radar Near 183 GHz [J]. *IEEE Geoscience and Remote Sensing Letters*, 2018, **15**(2): 163-167.
- [8] Zhang B, Ji D, Fang D, *et al.* A Novel 220-GHz GaN Diode On-Chip Tripler With High Driven Power [J]. *IEEE Electron Device Letters*, 2019, **40**(5): 780-783.
- [9] Schellenberg J, Kim B, Phan T. W-band, broadband 2W GaN MMIC [C]//2013 IEEE MTT-S International Microwave Symposium Digest (MTT). IEEE, 2013: 1-4.
- [10] Lee C, Ward J, Lin R, *et al.* A wafer-level diamond bonding process to improve power handling capability of submillimeter-wave Schottky diode frequency multipliers [C]//2009 IEEE MTT-S International Microwave Symposium Digest. IEEE, 2009: 957-960.
- [11] Cojocari O, Hoefle M, Moro-Melgar D, *et al.* European Schottky-Diode Based Receiver Technology [C]//2019 44th International Conference on Infrared, Millimeter, and Terahertz Waves (IRMMW-THz). IEEE, 2019: 1-2.
- [12] Guo C, Dhayalan Y, Shang X, *et al.* A 135 - 150-GHz Frequency Tripler Using SU-8 Micromachined WR-5 Waveguides [J]. *IEEE Transactions on Microwave Theory and Techniques*, 2020, **68**(3): 1035-1044.
- [13] Siles J V, Schlecht E, Lin R, *et al.* High-efficiency planar Schottky diode based submillimeter-wave frequency multipliers optimized for high-power operation [C]//2015 40th International Conference on Infrared, Millimeter, and Terahertz waves (IRMMW-THz). IEEE, 2015: 1-1.
- [14] Yang Y, Zhang B, Wang Y, *et al.* Development of High Power 220 GHz Frequency Triplers Based on Schottky Diodes [J]. *IEEE Access*, 2020, **8**: 74401-74412.
- [15] Maestrini A, Ward J S, Tripon-Canseliet C, *et al.* In-Phase Power-Combined Frequency Triplers at 300 GHz [J]. *IEEE Microwave and Wireless Components Letters*, 2008, **18**(3): 218-220.
- [16] Maestrini A, Ward J S, Gill J J, *et al.* A Frequency-Multiplied Source With More Than 1 mW of Power Across the 840 - 900-GHz Band [J]. *IEEE Transactions on Microwave Theory and Techniques*, 2010, **58**(7): 1925-1932.
- [17] Siles J V, Chattopadhyay G, Lee C, *et al.* On-chip power-combining for high-power Schottky diode based frequency multipliers: US Patent, US9143084B2[P]. 2019-09-22.
- [18] Siles J V, Cooper K B, Lee C, *et al.* A New Generation of Room-Temperature Frequency-Multiplied Sources With up to 10× Higher Output Power in the 160-GHz - 1.6-THz Range [J]. *IEEE Transactions on Terahertz Science and Technology*, 2018, **8**(6): 596-604.
- [19] Manley J M, Rowe H E. Some General Properties of Non-linear Elements-Part I. General Energy Relations [J]. *Proceedings of the IRE*, 1956, **44**(7): 904-913.
- [20] C. H. Page. Frequency conversion with positive nonlinear resistors [J]. *Journal of Research of the National Bureau of Standards*, 1956, **46**: 179-182.
- [21] Liang S, Song X, Zhang L, *et al.* A 177 - 183 GHz High-Power GaN-Based Frequency Doubler With Over 200 mW Output Power [J]. *IEEE Electron Device Letters*, 2020, **41** (5): 669-672.
- [22] Meng J, Zhang D H, Yao C F, *et al.* Design of a 225 GHz High Output Power Tripler Based on Unbalanced Structure [J]. *Progress In Electromagnetics Research C*, 2015, **56**: 101-108.
- [23] Yuan L, Mehdi I, Maestrini A, *et al.* A Broadband 900-GHz Silicon Micromachined Two-Anode Frequency Tripler [J]. *IEEE Transactions on Microwave Theory and Techniques*, 2011, **59**(6): 1673-1681.
- [24] Wu C, Zhang Y, Long M, *et al.* Design of a 110 GHz broadband frequency tripler using planar varistor Schottky diodes [C]//2019 IEEE MTT-S International Wireless Symposium (IWS). IEEE, 2019: 1-3.
- [25] Hrobak M, Sterns M, Schramm M, *et al.* Design and Fabrication of Broadband Hybrid GaAs Schottky Diode Fre-

- quency Multipliers [J]. *IEEE Transactions on Microwave Theory and Techniques*, 2013, **61**(12): 4442-4460.
- [26] Siles J V, Lee C, Lin R, *et al.* A High-Power 105 - 120 GHz Broadband On-Chip Power-Combined Frequency Tripler [J]. *IEEE Microwave and Wireless Components Letters*, 2015, **25**(3): 157-159.
- [27] Zhang Y, Zhong W, Ren T, *et al.* A 220 GHz frequency tripler based on 3D electromagnetic model of the schottky diode and the field-circuit co-simulation method [J]. *Microwave and Optical Technology Letters*, 2016, **58**(7): 1647-1651.